xilinx - 码农岛

该标签暂无描述

Why does the following redeclaration error happen

聊天终结者·2019-07-30 14:35·2 回答·问答

VHDL - ror and rol operations

叼着烟拽天下·2019-07-30 00:30· 评论·文章

VHDL - ror and rol operations

太酷不给撩·2019-07-29 23:58·1 回答·问答

Verilog Tri-State Issue (Xilinx Spartan 6)

男人必须洒脱·2019-07-29 08:04· 评论·文章

Verilog Tri-State Issue (Xilinx Spartan 6)

叛逆·2019-07-29 07:36·1 回答·问答

GHDL simulator doesn't support vhdl attributes

太酷不给撩·2019-07-22 21:09· 评论·文章

GHDL simulator doesn't support vhdl attributes

老娘就宠你·2019-07-22 20:37·3 回答·问答

Moving data between processes in Spartan 3

太酷不给撩·2019-07-09 13:48· 评论·文章

Moving data between processes in Spartan 3

倾城　Initia·2019-07-09 13:57·3 回答·问答

VHDL - “Input is never used warning”

放荡不羁爱自由·2019-07-08 08:42·1 回答·问答

VHDL - “Input is never used warning”

啃猪蹄的小仙女·2019-07-08 09:20· 评论·文章

Why does an If statement cause a latch in verilog?

傲·2019-07-02 03:10· 评论·文章

Why does an If statement cause a latch in verilog?

Emotional °昔·2019-07-02 03:37·4 回答·问答

HOW do I write from a Spartan6 to the Micron exter

地球回转人心会变·2019-06-25 08:38·1 回答·问答

HOW do I write from a Spartan6 to the Micron exter

仙女界的扛把子·2019-06-25 08:47· 评论·文章

的Verilog，FPGA，使用未初始化寄存器的(Verilog, FPGA, use of an

混吃等死·2019-06-25 07:47· 评论·文章

BRAM_INIT in VHDL

贼婆χ·2019-06-24 08:14· 评论·文章

BRAM_INIT in VHDL

女痞·2019-06-24 08:22·2 回答·问答

Weird XNOR behaviour in VHDL

别忘想泡老子·2019-06-19 01:02· 评论·文章

Weird XNOR behaviour in VHDL

劳资没心，怎么记你·2019-06-19 01:19·2 回答·问答

上一页 1 2 3 4 5 6 下一页