verilog - 码农岛

该标签暂无描述

How to 'assign' a value to an output reg i

走好不送·2019-01-23 22:07·4 回答·问答

display vs strobe vs monitor in verilog? [closed]

混吃等死·2019-01-23 21:23·2 回答·问答

display vs strobe vs monitor in verilog? [closed]

聊天终结者·2019-01-23 21:41· 评论·文章

Is there a simple example of how to generate veril

傲·2019-01-23 18:44·1 回答·问答

Is there a simple example of how to generate veril

再贱就再见·2019-01-23 18:54· 评论·文章

Verilog: “… is not a constant”

Rolldiameter·2019-01-20 05:50·1 回答·问答

Verilog: “… is not a constant”

放荡不羁爱自由·2019-01-20 05:45· 评论·文章

Can anyone help me to create a Verilog testbench?

该账号已被封号·2019-01-19 09:42· 评论·文章

Can anyone help me to create a Verilog testbench?

三岁会撩人·2019-01-19 09:29·2 回答·问答

Parameter array in Verilog

戒情不戒烟·2019-01-19 08:17· 评论·文章

Parameter array in Verilog

不美不萌又怎样·2019-01-19 08:09·2 回答·问答

Verilog Barrel Shifter

该账号已被封号·2019-01-19 05:06· 评论·文章

Verilog Barrel Shifter

叛逆·2019-01-19 04:35·2 回答·问答

Width independent functions

三岁会撩人·2019-01-19 02:08· 评论·文章

Width independent functions

别忘想泡老子·2019-01-19 01:51·4 回答·问答

What do curly braces mean in Verilog?

Fickle 薄情·2019-01-18 01:31·2 回答·问答

What do curly braces mean in Verilog?

贼婆χ·2019-01-18 02:07· 评论·文章

Using wire or reg with input or output in Verilog

聊天终结者·2019-01-16 16:58· 评论·文章

Using wire or reg with input or output in Verilog

Explosion°爆炸·2019-01-16 16:45·5 回答·问答

Proper way for signal edge detection in Verilog

聊天终结者·2019-01-15 10:37· 评论·文章

首页上一页 21 22 23 24 25 26 27 28 下一页