verilog - 码农岛

该标签暂无描述

what does 3'bzzz stands for in verilog?

beautiful°·2019-08-11 08:59·1 回答·问答

Synthesis of `always` blocks

做个烂人·2019-08-11 05:41· 评论·文章

Synthesis of `always` blocks

Emotional °昔·2019-08-11 05:58·2 回答·问答

Form orthongonal group of busses from existing bus

相关推荐>>·2019-08-08 20:21· 评论·文章

Form orthongonal group of busses from existing bus

Melony?·2019-08-08 19:55·1 回答·问答

task in verilog

走好不送·2019-08-08 06:25· 评论·文章

task in verilog

等我变得足够好·2019-08-08 06:25·2 回答·问答

How to model bidirectional transport delay

我命由我不由天·2019-08-06 19:03·1 回答·问答

How to model bidirectional transport delay

做自己的国王·2019-08-06 18:33· 评论·文章

QuartusII Synthesis: Enumerated type to State sign

啃猪蹄的小仙女·2019-08-06 12:37· 评论·文章

QuartusII Synthesis: Enumerated type to State sign

劳资没心，怎么记你·2019-08-06 12:40·1 回答·问答

Verilog Error: output or inout port “Q” must be co

再贱就再见·2019-08-02 08:03· 评论·文章

Verilog Error: output or inout port “Q” must be co

等我变得足够好·2019-08-02 07:33·1 回答·问答

如何效仿采用Verilog宏$显示？(How to emulate $display using V

仙女界的扛把子·2019-08-01 10:09· 评论·文章

Find minimum in array of numbers using Verilog for

在下西门庆·2019-07-31 13:56·2 回答·问答

Find minimum in array of numbers using Verilog for

三岁会撩人·2019-07-31 14:16· 评论·文章

司的Verilog(Division in verilog)

我欲成王，谁敢阻挡·2019-07-30 16:33· 评论·文章

In LEX, how to parse some code until a special sym

啃猪蹄的小仙女·2019-07-30 16:13· 评论·文章

In LEX, how to parse some code until a special sym

我想做一个坏孩纸·2019-07-30 15:53·1 回答·问答

Why does the following redeclaration error happen

别忘想泡老子·2019-07-30 14:14· 评论·文章

首页上一页 11 12 13 14 15 16 17 18 下一页最后一页