hdl - 码农岛

该标签暂无描述

Evaluation Event Scheduling - Verilog Stratified E

啃猪蹄的小仙女·2021-02-16 13:07· 回答·问答

Bitshifting std_logic_vector while keep precision

Deceive 欺骗·2020-12-17 14:22· 回答·问答

VHDL “For” Loop Null Range

疯言疯语·2020-05-02 08:46· 评论·文章

VHDL “For” Loop Null Range

该账号已被封号·2020-05-02 08:26·1 回答·问答

AXI4（精简版）窄突发与未对齐的突发澄清/兼容性(AXI4 (Lite) Narrow Burst

聊天终结者·2019-10-23 04:46· 评论·文章

VERILOG for循环 - 综合化(Verilog for loops - synthetiza

三岁会撩人·2019-10-22 07:06· 评论·文章

VHDL - 是否改变(VHDL - IF alternative)

姐就是有狂的资本·2019-10-21 09:41· 评论·文章

verilog multi-dimensional reg error

做自己的国王·2019-09-09 16:13·2 回答·问答

verilog multi-dimensional reg error

闹够了就滚·2019-09-09 16:47· 评论·文章

How to debug after implementation? My code that wo

该账号已被封号·2019-09-07 05:56· 评论·文章

How to debug after implementation? My code that wo

倾城　Initia·2019-09-07 05:41·3 回答·问答

verilog fwrite output bytes

我欲成王，谁敢阻挡·2019-09-07 05:26· 评论·文章

verilog fwrite output bytes

Fickle 薄情·2019-09-07 05:26·3 回答·问答

is there an alternative to non-blocking assignment

放荡不羁爱自由·2019-09-07 00:45· 评论·文章

is there an alternative to non-blocking assignment

啃猪蹄的小仙女·2019-09-07 00:46·1 回答·问答

Syntax error in VHDL

三岁会撩人·2019-09-04 09:00· 评论·文章

Syntax error in VHDL

Emotional °昔·2019-09-04 08:22·2 回答·问答

What is the correct implementation of handling asy

叛逆·2019-09-03 12:31· 评论·文章

What is the correct implementation of handling asy

迷人小祖宗·2019-09-03 12:37·3 回答·问答

Ways to implement recipricals on Verilog

女痞·2019-09-03 09:25· 评论·文章

1 2 3 4 下一页