asic - 码农岛

该标签暂无描述

What is the exact criteria for an inout port, when

唯我独甜·2019-09-05 14:01·3 回答·问答

What is the exact criteria for an inout port, when

做自己的国王·2019-09-05 13:58· 评论·文章

对Verilog或SystemVerilog的TAP（测试任何协议）模块(TAP (Test Any

我命由我不由天·2019-08-17 14:19· 评论·文章

Implementing a VHDL binary search on a std_logic_v

劫难·2019-07-30 08:49·2 回答·问答

Implementing a VHDL binary search on a std_logic_v

贪生不怕死·2019-07-30 08:59· 评论·文章

What if I used Asynchronous reset, Should I have t

狗以群分·2019-07-30 04:09·1 回答·问答

What if I used Asynchronous reset, Should I have t

傲·2019-07-30 04:32· 评论·文章

Case statement in verilog

贼婆χ·2019-05-14 15:28· 评论·文章

Case statement in verilog

太酷不给撩·2019-05-14 15:48·2 回答·问答

TAP (Test Anything Protocol) module for Verilog or

够拽才男人·2019-04-13 17:12· 评论·文章

TAP (Test Anything Protocol) module for Verilog or

Fickle 薄情·2019-04-13 16:54·1 回答·问答