低功耗设计基础：Power Gating详解

本文原创首发于知乎专栏【数字IC后端工程师修炼之路】

在低功耗设计领域，最有效的降低功耗的手段莫过于电源关断了。其原因在于不论多低的电压，多小的电流，多慢的速度抑或多小的leakage，都不如将电源完全关闭来的彻底。

尽管如此，在实际设计中，由于power gating设计方法会极大地增加design的复杂度，从设计到验证，从后端实现到signoff methodology都有很多不同于一般design的特点。

今天主要从逻辑构成和后端实现的角度介绍一下power gating的特点和原理。一个典型的带有power gating的设计，应该包含以下的主要module：

power gating controller: 控制芯片中关断模块的电源何时关闭并给特殊的cell如retention register输出必要的使能信号；

power switching fabric: 也称power switch, 实现电源关闭的逻辑单元，一般由后端实现阶段加入并按照一定设计规则摆放；

always-on module: 电源一直保持打开的模块；

isolation cells: 简称ISO，一般在关断模块输入到电源always-on模块方向的信号需要加入此类cell，具体作用将在后面解释；

retention DFFs: 特殊的寄存器能够在主电源关断的情况下保持数据不丢失，只有当关断电源时仍然需要保留部分数据的时候才需要此类cell。

接下来我们分别从几个方面来介绍power gating的原理和特点。

关断方式

关断方式主要有两种：关闭VDD或者关闭VSS，二者的基本原理也很简单，如下图所示。在实际应用方面以关闭VDD为主，小编接触过的也全部都是关闭VDD的类型。

一般来说在同一个芯片上只采用一种关断方式，也就是不会存在部分电路关断VDD而另一部分关断VSS的情形。至于具体如何实现关断呢？这就需要用到power switch cell.

Power Switch Cells

Power switch cell相当于一般电路中的开关，所不同的是，它们并不是由强电电路中的接触开关来实现连接和断开，而是依然通过CMOS电路构造来实现的。但是我们知道，一个MOS管所能通过的电流极其有限，而当需要关断一个或者多个模块的时候，所需要的电流值应该相对很大。因此power switch cell在使用的时候必然是大量cell协同工作的。

其工作方式也有不同的类型，典型的有以下两种：

左侧的摆放方式是在需要关断的模块周围摆放一圈或者几圈switch cell并将其首尾相连，外部电源接到power switch的输入上，并将输出连接到模块内供电的高层金属，通过控制模块来实现电源的开关；右侧的方法则将power switch cell像standard cell一样以固定的规则分布在整个设计中，电源的上层金属连接到power switch cell的输入端，输出端则连接到power rail上，通过断开rail与上层金属的连接来实现电源关断。

左侧的power switch cell摆放方式很像IO的排列，但是其大小一般来说比standard cell大却比IO小；右侧的switch cell一般和一般的standard cell差不多大小。

其实power switch的摆放并不局限于这两种摆放形势。当需要关断的模块比较小的时候，少量的switch cell即可实现开启关断，此时的cell摆放不必局限于某种特别的形式，只要保证连接正确，供电满足需求，将switch cell聚集在一起排列起来也没有问题。

关于power switch cell的连接方式，其实也有不同的形式，主要可以总结为以下几种形式，其中daisy chain形式为比较常见的方式。不同形式的摆放和连接方式在响应时间、涌浪电流（Inrush Current）、IR-Drop和占用面积等方面均有不同的特点，在此不做详述，后面有机会再另起文章研究。

Isolation Cell

当信号从一个模块传入另一个模块，如果输入端的电源关闭，则输出信号可能出现不可预测的数值，若此数值传递出去可能会导致功能出现问题。因此需要将电源关闭模块的输出信号和其他模块隔离开来，这时候就需要用到isolation cell。

Isolation cell的作用在于将某个信号点位固定到高电位或低电位。其原理也很简单，基本上等同于AND或者OR门。

为了保证isolation cell能够在电源关闭的时候仍然能够正常工作，一般来说isolation cell都会有一个primary power和一个secondary power，后者能够保证前者电源关闭时器件仍然能够工作。

关于isolation cell的插入位置，我们需要决定是放在power gated模块(source)内还是always-on 模块(destination)内。由于某些信号从power gated 模块出去后可能达到多个不同的其他模块，如果插在destination 模块就可能需要在所有的destination都插入isolation，从而引起不必要的资源浪费，因此一般推荐放在source 模块中。

不管放在那里，其power的连接都需要额外的注意。isolation放置的地方都需要gated power和always-on power同时存在并且物理和逻辑连接都正确，因此经常会把isolation cell指定一个固定的区域放置，可以选择在此区域中打上两种不同的power stripe和power rail来连接它们，抑或选择让工具以自动绕线的方式将secondary power连接起来。后者主要在非先进工艺中才可能出现。

Retention Register

如果在电源关闭的过程中某些数据仍然不希望丢失，就需要用到retention寄存器来保存数据。它与一般寄存器最大的不同也是拥有两个不同的电源分别power 一个master和一个slave 寄存器。当master需要断电而数据需要保存的时候，将SAVE或者RETAIN信号送入retention register，从而能将数据从master输入slave 寄存器。而slave 寄存器通常会连接到always-on电源上以保证其能够正常工作。下面是两种典型的retention 寄存器的构造：

从上述结构上看，retention 寄存器必然会比一般的寄存器在size上要大一些，一般来说至少要大20%以上。因此，使用retention 寄存器需要特别注意它带来的额外的面积和功耗。当需要断电保存的数据过多时，retention cell带来的功耗可能会使整体的low power效果打折扣。

上述power gating的实现和特殊cell的电源连接，实现和验证，都需要UPF(Unified Power Format)的支持。后面我们会讲解一下典型的low power设计中UPF中需要定义哪些内容，敬请关注。

以上就是关于multi-bit cell的一些介绍，如果大家有任何疑问可以留言讨论~

如果大家有任何数字后端感兴趣的技术话题想要了解和探讨，欢迎识别左侧二维码加入数字后端交流群。

同时为避免散布广告人士，请同时发送验证信息回答以下问题：

IC设计主流EDA工具厂商除了Synopsys，Mentor还有谁？

也欢迎大家识别右侧二维码关注我的知乎：

知乎账号：阎浮提

知乎专栏：数字IC后端设计工程师修炼之路。

本文分享自微信公众号 - 数字后端设计芯讲堂（PhysicalDesign）。
如有侵权，请联系 [e-mail] 删除。
本文参与“OSC源创计划”，欢迎正在阅读的你也加入，一起分享。