我们知道，我们可以得到的Verilog代码AST文本文件。 现在我想修改AST得到一些新的功能，是对这项工作ANTLR的权利，或者我应该使用哪些软件？ 或者，我应该怎么办？ 然后，我想合成修改AST生成Verilog代码？ YOSYS能完成这项工作？ 我该怎么办？ 你能告诉我详细？感谢您的帮助！
Answer 1:
ANTLR解析，但并不是在支持修改到AST或准确再生的源代码特别好。
我们的DMS软件Reengineeringing是专门做这些任务。 请参阅我们的Verilong前端往返解析和未解析，和DMS的修改使用源到源转换AST的支持 。
Answer 2:
随着ANTLR 4 AST转换就可以使用生成的类Visitor通过重写Visit方法。 所有访问方法应该返回你的目标类型的AST节点。
文章来源: How to modify an AST from YOSYS? And how to synthesis a modified AST to Verilog code?
