0条评论
还没有人评论过~
今天，三星和台积电是唯一能够提供7nm及以上工艺的两家代工厂。但这样的局面可能会有所改变，因为英特尔和中芯国际正在开发先进的工艺。英特尔一直在努力推出10nm技术，而中芯国际是否会在2020年底出货7nm，还值得继续观察。（英特尔的10nm工艺类似于代工厂的7nm工艺。）
与此同时，在高级节点三星和台积电正在使用当今的finFET晶体管发布7nm工艺，两家供应商都将把finFET扩展到5nm。与传统的平面晶体管相比，finFET 是类似3D的结构，具有更好的性能和更低的泄漏。
然后，在3nm工艺节点，三星正从finFET转向一种称为纳米片FET 的新晶体管架构，这是一种finFET的演变。与此同时，台积电尚未披露其3nm计划。消息人士表示，台积电显然正在评估几种选择，包括纳米片，纳米线和增强型finFET。英特尔，台积电和其他公司也正在研究新形式的高级封装作为可能的扩展选项。
尽管如此，晶体管技术可以在3nm的各个方向发展。FinFET仍在发挥作用，但该技术需要一些突破。根据一个在景观中具有可见性的组织的路线图，业界很可能需要为3nm和/或下一个2nm半节点的过渡做好准备。
“5nm的仍然是一个鳍片FET，那么，让我们说在N3，我们正在进入从finFET到其他设备架构的过渡期。我们相信这是一个纳米片。”Naoto Horiguchi，在逻辑程序主任IMEC 。
纳米片FET是一种全面的栅极 （GAA）架构。这不是唯一可能出现的情况。“这个行业非常保守。他们将尽可能地扩展finFET，“Naoto Horiguchi说。“在3nm处，我们有一个使用finFET的窗口。但就整体改进而言，我们需要针对finFET进行多项工艺创新。
那么芯片制造商是保持7nm还是迁移到5nm，还是3nm甚至新的半节点？7nm为大多数应用程序提供了足够的性能，这就是为什么它将成为一个长期运行的节点。超过7nm，桌面上有几个高性能选项，所有选项都有更高的成本，这些新技术是否会按时出现还有待观察。
图1：平面晶体管与finFETs对纳米片FET。来源：三星
代工厂的困境
几十年来，IC产业一直与摩尔定律保持同步，摩尔定律规定器件中的晶体管密度每18到24个月会增加一倍。
因此，在这种节奏下，芯片制造商推出了一种具有更高晶体管密度的新工艺技术，使业界能够降低每个晶体管的成本。在每个节点，芯片制造商将晶体管规格缩小了0.7倍，使业界能够在相同功率下提供40％的性能提升，并将面积减少50％。
但随着时间的推移，IC设计成本也在不断上升。根据Gartner的说法，设计28nm平面器件的成本从1000万美元到3500万美元不等。据Gartner称，相比之下，设计7nm片上系统（SoC）的成本从1.2亿美元到4.2亿美元不等。
成本趋势改变了IC行业的格局，较少的IC公司可以在最先进的节点上承担设计成本。这些公司中的许多公司现在依靠代工厂来满足其生产需求。
更少的客户，加上制造成本的飙升，影响了前沿的晶圆代工领域。例如，16nm / 14nm市场中有五家芯片制造商/代工厂 - GlobalFoundries，英特尔，三星，台积电和联华电子。中芯国际也在研究14nm finFET。
但在7nm处出现了较大转变，由于流程和制造成本持续上升，且投资回报值得怀疑。因此，GlobalFoundries和UMC去年停止了各自的7nm工艺工作，这两家公司仍然活跃在16nm / 14nm市场。
展望未来，三星和台积电将在7nm及以后全速前进。在经过多次延迟之后，英特尔计划在2019年中期推出10纳米，其中7纳米将在2021年推出。另外，中芯国际将在年底实现14nm工艺量产。
但并非所有代工厂客户都需要高级节点。28nm及以上的市场仍然蓬勃发展。“这取决于产品供应，”Gartner的工作人员说。“有些产品需要最高性能。设计人员仍然可以使用旧节点。具有非要求流程的设计可以与N-1和N-2节点一起使用。“
“从经济角度来看，现在有多少公司可以买得起硅？这个数字在缩小。对于非常非常高性能的市场，总会有这种需求。但在供应链中，从数量的角度来看，鸿沟正在逐渐拉开。有朝一日，最前沿需要7,5和3nm。但是其他所有人都放慢了速度，“ 联华电子公司业务管理副总裁Walter Ng说。
5nm VS 3nm
台积电在2018年初达到了一个重要的里程碑，成为世界上第一家出货7nm的供应商。后来，三星进入了7nm的比赛。通常，根据ICFET和TEL，基于finFET，7nm晶圆代工工艺由56nm至57nm栅极间距和40nm金属间距组成。
在其第一版7nm中，台积电采用193nm浸没式光刻和多次图案化。今年晚些时候，台积电将推出采用极紫外（EUV）光刻技术的7nm新版本。EUV简化了流程步骤，但它是一项昂贵的技术，具有一系列挑战。
现在，台积电正准备在2020年上半年推出新的5纳米工艺。台积电的5纳米工艺速度提高了15％，功耗比7纳米低30％。将于明年推出的第二版5nm版本的速度提高了7％。两个版本也将使用EUV。
台积电正在为5纳米获得一些牵引力。国际商业战略（IBS）首席执行官汉德尔•琼斯（Handel Jones）表示，“预计苹果，海思和高通将在2020年实现5纳米的大批量生产。” “到2020年第四季度，晶圆产量将达到每月40,000至60,000片晶圆。”
台积电5纳米的采用率低于7纳米。首先，5nm是一个全新的过程，具有更新的EDA工具和IP。此外，它的成本更高。Gartner表示，一般来说，设计5nm器件的成本从2.1亿美元到6.8亿美元不等。
一些芯片制造商希望从7nm开始迁移，而不需要5nm的高成本。因此，台积电最近推出了一种新的半节点选项，称为6nm，这是一种低成本选择，需要进行一些权衡。
“N6和N5的数字看起来非常接近，但它们仍有很大的差距，”台积电首席执行官CC Wei在最近的一次电话会议上表示。“对于N5与N7相比，逻辑密度增加了80％。N6与N7相比仅为18％。因此，您可以看到逻辑密度和晶体管性能存在很大差异。因此，N5中芯片的总功耗较低。如果你进入N5，会有很多好处。但是，N5是一个完整的节点，客户需要时间来设计他们的新产品。N6的美妙之处在于，如果它们已经在N7中设计，它们只花费很少的努力。他们可以进入N6并获得一些好处。根据他们的产品特性和市场，（客户）将决定去哪一个。“
与此同时，三星最近推出了5nm，将于2020年上半年推出。与7nm相比，三星5nm finFET技术的逻辑面积增加了25％，功耗降低了20％，性能提高了10％。
三星还推出了新的6nm半节点，为客户提供了另一种选择。“6nm具有7nm的可扩展性优势，IP可以重复使用，”三星代工业务营销副总裁Ryan Lee说。然后，在其路线图上，三星也正在开发4nm finFET工艺。到目前为止，关于这项技术的公开信息很少。
在5nm之后，下一个完整节点是3nm。但是3nm的研发资金巨大。据IBS称，设计3nm器件的成本从5亿美元到15亿美元不等。据IBS称，工艺开发成本从40亿美元到50亿美元不等，而工厂的开发成本在150亿到200亿美元之间。“基于相同的成熟度，3nm晶体管的成本预计将比5nm高出20％至25％，”IBS'Jones说。“与5nm finFET相比，预计性能提高15％，功耗降低25％。”
三星是迄今为止唯一宣布3nm计划的公司。对于该节点，代工厂将转向一种称为纳米片的新型全门技术。台积电尚未披露其计划，让一些人相信它落后于曲线。“在3纳米，三星在2021年初期大批量生产的概率很高，”琼斯说。
据消息人士称，台积电在3nm处正在研究纳米片FET，纳米线FET甚至finFET。扩展finFET的一种方法是在通道中使用高迁移率材料，即锗。今天的finFET器件在沟道中使用硅或硅锗（SiGe）。较大的锗混合物可用于提高沟道迁移率，这是指电子在器件中移动的速度。控制缺陷是这里的挑战。
扩展finFET是有道理的，3nm finFET提供了今天的5nm finFET的迁移路径。但也有一些挑战。理论上，当鳍片宽度达到5nm时，finFET达到极限，接近今天的水平。“今天，我们在标准单元中使用两个鳍片用于NMOS和两个鳍片用于PMOS，”Imec的Naoto Horiguchi说。“在3nm的一个重要方面，我们需要在标准单元设计方面采用单鳍架构。单翅必须具有足够的驾驶性能。为了将finFET扩展到N3，我们需要一种特殊技术来增强单鳍功率和/或减少后端寄生效应。“
除了高移动性finFET之外，桌面上的下一个选项是全能门。2017年，三星推出了3nm的所谓多桥通道FET（MBCFET）。MBCFET是纳米片FET。三星首款MBCFET将于2020年投入风险生产。
纳米片与finFET相比具有一些优势。在finFET中，栅极缠绕在鳍片的三个侧面上。在纳米片中，栅极位于鳍片的四个侧面，可以更好地控制电流。
与5nm相比，三星纳米片FET的逻辑区域效率提高了45％，功耗降低了50％，性能提高了35％。“finFET结构在可扩展性方面有一些限制，因为电源电压不能降低到0.75以下。我们利用这种纳米片结构进行了创新，将电源电压降低到0.7伏以下，“三星的李说。
接下来是什么？
在研发领域，业界正在研究如何在先进节点上改善全门和全向FET。此时，全栅极器件仅比finFET提供适度的缩放提升。例如，Imec之前的纳米片具有42nm的栅极间距和21nm的金属间距。相比之下，5nm finFET可具有48nm栅极间距和28nm金属间距。
在实验室中，Imec展示了p型双堆叠栅极全向器件的可扩展性，该器件在通道中具有锗。使用无扩展方案，Imec开发出一种栅极长度约为25nm的纳米线。这也可以针对纳米片进行调整。与之前的版本一样，导线尺寸为9nm。
锗可以发挥作用，将finFET扩展到5nm以上。Imec展示了具有创纪录的Gmsat / SSsat和PBTI可靠性的Ge nFinFET。这是通过改进替换栅极高k工艺来完成的。
然而，还有待观察的是，finFET技术是否会扩展到3nm。目前还不清楚纳米片是否会按时出现。事实上，在不断变化的环境中存在许多未知和不确定因素，并且没有明确的时间表来确定何时会有更多的清晰度。
文章来源: https://www.toutiao.com/group/6731349775368585735/