我努力学习的Verilog，并在一个简单的时钟发生器的例子，我看到下面的代码：
always #(cycle/2) clk ~= clk
我见过总是@（*）之前，而不是磅（＃）。 我试图找到它的文档中，但所有我能找到略微提到了“实值口”，没有进一步阐述。
感谢你的帮助！
Answer 1:
这是一个延迟的操作。 它本质上只是读
always begin
#(cycle/2) //wait for cycle/2 time
clk ~= clk;
end
你有时可能会看到这与原始值使用，如＃5或＃10，这意味着等待5或10个单位的时间刻度的。
文章来源: What is always followed by #(…) pound mean in Verilog?
