台积电的聚宝盆：7nm工艺详解

"\u003Cdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E近日，台积电了公布Q2季度合并营收534.4亿元（2409.99亿新台币），其中7nm工艺的收入占了21%，10nm工艺占了3%，16nm工艺占了23%，28nm工艺占了18%，16nm及以下先进工艺占的营收比例达到了47%。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp9.pstatp.com\u002Flarge\u002Fpgc-image\u002Fbb9d317c88bd47998ae82da53123186a\" img_width=\"600\" img_height=\"337\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E由此可见，台积电的业绩越来越依赖7nm先进工艺，这方面也受益于苹果、华为海思、高通等客户的7nm订单，其中苹果虽然因为iPhone销量下滑而趋于保守，但损失的订单正在由华为海思弥补，Q2季度中华为加大了对台积电的7nm工艺订单。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E自2018年4月起，台积电开始批量生产其7纳米节点。从那时起，我们看到许多高端处理器利用这项技术，包括Apple A12和A12X，麒麟980，以及很快高通的Snapdragon 855和AMD ZEN 2。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003E7纳米\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E对于台积电而言，7纳米节点被认为是16纳米的全节点收缩。他们确实推出了一个10纳米的节点，但是台积电认为他们的10纳米节点是一个短命节点，并且打算成为7阶段的学习踏脚石。在很多方面，它可以与英特尔的10纳米和三星相媲美。7纳米节点。与他们自己的16纳米技术相比，7纳米提供了约35-40％的速度提升或65％的低功耗。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E这是第四代FinFET，第五代HKMG，后栅极，双栅极氧化工艺。\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E1：\u003C\u002Fstrong\u003E第四代FinFET\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E2：\u003C\u002Fstrong\u003E第5代高K金属门\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E3：\u003C\u002Fstrong\u003E3.3x路由门密度\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E4：\u003C\u002Fstrong\u003E钴接触\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E5：\u003C\u002Fstrong\u003E关键层的SADP\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E对于7纳米工艺，继续使用深紫外（DUV）193nm ArF浸没式光刻。i193的局限性决定了该过程的一些设计规则，我们将很快展示。对于晶体管，栅极间距已经进一步缩小到57nm，然而，互连间距在40nm点处停止，以便在SADP点处保持图案化。我们想要指出的是，虽然在IEDM台积电报告稍微更具侵略性的音高，但本文中显示的数字是其标准单元格中使用的实际音高（以及您将在A12和SDM855中找到的实际音高）。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002Ff3c14c20818140e4a305f1adcc6f30d2\" img_width=\"651\" img_height=\"131\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E晶体管轮廓也得到了增强。与英特尔一样，台积电在沟槽触点处引入了钴填充物，取代了钨触点。这具有将该区域的电阻降低50％的效果。通过翅片间距\u002F高度缩放实现了一些面积缩放和成本效益。继续缩放鳍片宽度可以为您提供更窄的通道，同时增加高度以保持良好的有效宽度，以改善短沟道特性和亚阈值斜率（即，改善的Ieff\u002F Ceff），但它也会降低整体寄生效应。请记住，总的来说，CV \u002F I器件延迟仍然更好。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp1.pstatp.com\u002Flarge\u002Fpgc-image\u002Fbbd07230906b44fdb764ff3ea44636f6\" img_width=\"652\" img_height=\"157\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp1.pstatp.com\u002Flarge\u002Fpgc-image\u002Fc8277ea44a844eb6b0b3c87bbd65f688\" img_width=\"1024\" img_height=\"652\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E另一种可视化宽度和高度缩放效果的方法是通过有效宽度。在下图中，我们绘制了从TSMC 16纳米到当前7纳米节点的有效宽度。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp1.pstatp.com\u002Flarge\u002Fpgc-image\u002Fcc6b2dbeb10740c7a6c7a6ef105f6fcd\" img_width=\"1024\" img_height=\"957\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E为此工艺开发了不同的多Vt器件，Vt范围约为200 mV。\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp1.pstatp.com\u002Flarge\u002Fpgc-image\u002Fb0914dca12fc440d820d888e5b913d93\" img_width=\"841\" img_height=\"571\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003E设计规则\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E设计规则经过精心设计，以保持双重模式。单个图案被进一步推到76纳米点。\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp1.pstatp.com\u002Flarge\u002Fpgc-image\u002Fae22cd2f399a48e5acd93a47aaf363a2\" img_width=\"648\" img_height=\"455\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003E细胞\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E台积电7纳米有两种版本 - 低功耗和高性能。那些细胞分别为240nm和300nm高。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp9.pstatp.com\u002Flarge\u002Fpgc-image\u002Ff2427521a10f4ee79c004b209dc4ca98\" img_width=\"652\" img_height=\"254\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002Ffcb0cec091be47d691ed2bd7c470b23f\" img_width=\"768\" img_height=\"472\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003EChi报告说，在他们自己的SoC上，高性能电池可以提供大约10-13％的有效驱动电流（I eff），尽管是以略微漏电的晶体管为代价。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002F5ee595fe26e1453792189a5e28d6ba6d\" img_width=\"961\" img_height=\"751\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E致密的细胞来在约91.2 MTR \u002F平方毫米，而密度较小的，高性能的电池，被计算出的在约65 MTR \u002F平方毫米。\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp9.pstatp.com\u002Flarge\u002Fpgc-image\u002F467bf05acab04fb8af4de6ebf9208fdd\" img_width=\"768\" img_height=\"548\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003E工艺密度比较\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E就实际晶体管占用而言，其尺寸与英特尔非常相似。然而，由于大量的单元级优化，英特尔的单元级密度提高了约10％。值得补充的是，英特尔的高性能电池也比台积电的7纳米HP电池更密集，其超高性能电池的密度约为1％。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002Fe87647ce066442f18134a729f58d2311\" img_width=\"768\" img_height=\"566\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002Fe5596754ec0945f2bfda891199d1121e\" img_width=\"909\" img_height=\"919\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003ESRAM\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E台积电在其7纳米节点上真正拥有的一件事就是它们的SRAM密度。在这里，7纳米高密度SRAM位单元为0.027μm²，使其成为迄今为止报道的第二密度最高的单元。在当前的FinFET工艺中，位单元很大程度上是鳍量化的。由于具有强大的散射间距，台积电在其SRAM上具有非常好的扩展性。\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002F40c0598522324fe2a96a8ecd75c5b9e0\" img_width=\"491\" img_height=\"397\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E根据SoC的一致性，由于TSMC 7nm SRAM的高密度，利用大量SRAM可能是有利的。在现代SoC，特别是移动SoC上，绝大多数晶体管都进入各种缓存。我们已经看到一些正在利用这一点的设计，例如AMD，它将L3尺寸从8 MiB增加到16 MiB。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003ESDM缩放\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003EQualcomm通常报告每代大约30％的面积缩放。使用7纳米节点，它也不例外。Chi报道称，7纳米使高通公司能够保持每代产品30％至35％的面积扩展。值得注意的是，SDM845并非由台积电制造，而是在三星的10纳米制程上制造。尽管如此，缩放是一致的。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp1.pstatp.com\u002Flarge\u002Fpgc-image\u002Fd44a2f6ed3334e34b7b4119360ecaa77\" img_width=\"1024\" img_height=\"628\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003E性能\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E台积电报告在相同功率水平下速度提升高达40％，在相同速度下高达65％。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002Fe02b6ed6095744f6b9d94936da5e3d1a\" img_width=\"768\" img_height=\"668\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E虽然这些数字代表了FO4 RO和简单栅极测量的最佳情况数，但真正的SoC优势将更低。高通公司提供了一张图表，比较了10（三星）和7纳米之间关键路径设计电路的功率和速度曲线。在Snapdragon 855的实际临界速度路径上，高通公司报告说，在相同功率下速度提高了10％，在相同速度下功率降低了35％。那些是非常可敬的数字。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E \u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp1.pstatp.com\u002Flarge\u002Fpgc-image\u002F27c8f83292b040499c094701be7170e7\" img_width=\"876\" img_height=\"723\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-center\"\u003E\u003Cstrong\u003E第二代7nm\u003C\u002Fstrong\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E台积电还开发了第二代7nm工艺。这是一个使用相同设计规则和DUV的优化过程，与基于EUV的7nm +无关。该过程完全与第一代设计兼容，但享有额外的功率和性能增强。对于他们的第二代流程，台积电进行了一些额外的优化。\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E1：\u003C\u002Fstrong\u003EFin配置文件优化\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E2：\u003C\u002Fstrong\u003EEpi优化\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E3：\u003C\u002Fstrong\u003EMOL阻力优化\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E4：\u003C\u002Fstrong\u003EFEOL电容\u003C\u002Fp\u003E\u003Cp\u003E\u003Cstrong\u003E5：\u003C\u002Fstrong\u003E金属门优化\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E总而言之，据称第二代7nm工艺的性能提升了5％以上。此外，在相同的泄漏情况下，在高频率下，第二代7nm工艺将V min提高了50 mV。高通公司表示，第二代7纳米节点将用于其下一代蜂窝5G调制解调器，它将比第一代5G调制解调器提供2倍的峰值数据速率。\u003C\u002Fp\u003E\u003Cdiv class=\"pgc-img\"\u003E\u003Cimg src=\"http:\u002F\u002Fp3.pstatp.com\u002Flarge\u002Fpgc-image\u002F6f8a720bed654f5c9f3f29f6c1e03af7\" img_width=\"550\" img_height=\"433\" alt=\"台积电的聚宝盆：7nm工艺详解\" inline=\"0\"\u003E\u003Cp class=\"pgc-img-caption\"\u003E\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E\u003C\u002Fdiv\u003E"

文章来源: https://www.toutiao.com/group/6715757030763659779/